PATENT ABSTRACTS OF JAPAN

(11) Publication number:

59182537 A

(43) Date of publication of application: 17 . 10 . 84

(51) Int. CI

H01L 21/76 H01L 21/94 // H01L 29/78

(21) Application number: 58055060

(22) Date of filing: 01 . 04 . 83

(71) Applicant:

HITACHI LTD

(72) Inventor:

WADA YASUO SATO AKIRA

KAWAMOTO YOSHIFUMI HASHIMOTO TETSUKAZU

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:

PURPOSE: To remove generation of a narrow channel effect, etc. even when the width of an isolation region is made to 1µm or less when an inter element isolation construction is to be formed in an IC by a method wherein a groove is dug in a semiconductor substrate, impurities of the same conductive type with the substrate are diffused in the side walls of the groove thereof, the groove is buried with glass, and the glass layer thereof is heat-treated in a wet atmosphere.

CONSTITUTION: An Si_3N_4 film 3 and an SiO_2 film 7 are laminatedly generated on a P type Si substrate 1 interposing an oxide film 2 between the substrate according to the CVD method, the mask of a resist pattern is provided, the film 7 is etched according to CF₄+H₂ gas, and moreover the film 3 is etched according to CF₄ gas containing O₂ of 5% respectively to dig a groove 4. Then the exposed part of the groove 4 thereof is covered with an oxide film 5 to stabilize an isolation region, and a glass film 6 containing boron is applied on the whole surface burying the groove 4. After then, baking is performed in dry N2 at 200°C, then it is heated at the same temperature in a wet O2 atmosphere to convert the film 6 into a minute BSG film, and at the

same time a P type channel layer 8 is generated on the back side of the film 5.

COPYRIGHT: (C)1984,JPO&Japio



			•		, .				
9									
								-	
								7-	
		: 90							
io as									
		* =		•					
					4.2				
		•							
					29/0				
				<i>•</i>					
						44.			
en en	 						 		

Partial Translation of Japanese Patent Laying-Open No. 59-182537

Referring to Fig. 1 (a), an oxide film 2 of 50 nm thick is grown on a silicon substrate 1 with P-type (100) surface of $10 \,\Omega$ cm in dry oxygen of $1000\,^{\circ}$ C, and a silicon nitride film 3 of $0.12\,\mu m$ thick and a silicon oxide film 7 of $0.5\,\mu m$ thick are further deposited by CVD (Chemical Vapor Deposition). After forming a resist pattern by common photolithography, silicon oxide film 7 and that part 4 of silicon nitride film 3 which will be an element-isolation region are removed by plasma etching using CF_4+H_2 gas and CF_6 gas containing 5 % of oxygen (O₂), respectively. The silicon substrate is etched to a depth of 2 μm by microwave plasma etching using CF_4 gas.

					1.
					Ć.
					•
					-
	76. 10				
				1	
			·		
2Ps				7	
		27			
*					

文献(2)

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—182537

filnt. Cl.3

織別記号

庁内整理番号 M 8122-5F **公開** 昭和59年(1984)10月17日

H 01 L 21/76 21/94 // H 01 L 29/78

M 8122—5 F 7739—5 F 7377—5 F

発明の数 1 審査請求 未請求

(全 5 頁)

の半導体装置の製造方法

②特 願

顧昭58-55060

和田恭雄

②出

願 昭58(1983)4月1日

の発 明 者

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

@発 明 者 佐藤朗

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内 份発 明 者 川本佳史

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 橋本哲一

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5 番1号

仍代 理 人 弁理士 高橋明夫 外1名

明 細 警

発明の名称 半導体装置の製造方法

特許請求の範囲

1 半導体集積回路において、一導電型を有する 半導体を板に、溝を形成する工程と、該溝により第出された半導体を板側壁に、該半導体を板 と同一の導電型を与える不純物を拡散する工程 と、該溝を塗布ガラスによつて埋める工程と、 該強布ガラス層をウェット雰囲気で加熱処理する工程を少なくとも含む事を特徴とする半導体 装置の製造方法。

発明の牂綱な説明

[発明の利用分野]

本発明は、半導体製団の凹部に不納物拡散層をよび絶縁物質を有する半導体製置に関する。

〔背景技術〕

従来の半導体集積回路(以下 1 C)装置における素子間の分離は、主に LOCOS 法(Local Oxidation of Silicon; ジェー、エー、アベルズ与、フイリップス、リサーチ、レポート、

25卷118頁. 1970年, J. A. Appels

Ctcl; Philips Res Repts. 25,118(1970)) により行なわれて来た。しかし、LOCOS 伝による来子側分離法を、分離幅1~2μm以下(すなわち、活性領域幅1~2μm以下)のICに適用する場合には、以下に述べる技術的問題点のある単が明らかになつた。

- (1) 索子開分離酸化膜(以下LOCOS酸化膜) 成 摂時の、酸化膜の活性領域への進入(いわゆる パード・ピーク(birds beak))による、活 性領域寸法の減少。
- (2) LOCUS 酸化膜成長時のチャネルドープ不純 物の横方向拡散による狭チャネル効果。

(1)による幅の減少は、低程酸化膜厚と等しい個となり、たとえばLOCOS 酸化膜厚を 0.8 μ m とすると、 0.8 μ m、 すなわち設計 1 μ m 幅のパターンは、 0.2 μ m となる。また(2)による狭チャネル効果も、パターンの片側から、低度酸化膜厚に相当する距離起とる。したがつて 0.8 μ m の厚さの LOCOS 酸化膜を成長させる場合には、活性値

城幅が24 m (0.8 m m × 3)以下の場合、(1) および(2)の効果の影響を受ける。したがつて1~ 2 m m よりも敬酬な加工技術によるMOSFET 等 のデバイスには、新規な菓子間分應法が要求され る。この業子間分離法に要求される特性は、

- (1) 累子間分離幅の寸岳変化が小さいとと。
- (2) 不純物拡散の距離を制御できるとと。

(発明の目的)

本発明は従来技術の問題点を解決し、良好な業 子間は雌楠強を提供することである。

[発明の航要]

半導体基板上に形成する紫子間を分離するため に柔子を形成すべき、活性領域以外の即分に存を 形成し、その海の周囲の半導体基板に、眩半導体 基板と同一の導定型を与える不純物をドープし、 さらに該隣を強布ガラスから成る絶録物で満たし た防造を異別させるものである。この物造は、前 述の(1) および(2)の要求を満たすものであり、1~ 2 μm以下の紫子間分離幅を持つ半導体熱微四路 装置を異現させるものである。

で除去後、1000で乾燥酸素中で酸化し、酸分離 領域4の半導体基板上に厚さ20 nmの熱酸化膜 5を成長させた状態である。該熱酸化膜5 は該分 擬領域の安定性を保つ上で重要である。この塩由 は該熱酸化膜がないと、界面準位密度が約5×10¹¹ cm⁻²と高く、これを補償するためは、同等量以上 のボロンをドープする必要があり、これは前述の 狭チャネル効果を増大して、業子特性を劣化させ る原因となるためである。また、この界面単位の 存在は、岩子分離領域での電子一正孔再結合速度 の増大をもたらし、雑音、リーク電流の原因とな つて乳子特性を劣化させる。

第1図には、ボロンを含む途布ガラス(たとえば東京応化製OCDB-11310(商品名))を、スピンナ回転数3000mで盗布し、眩緊子分離領域4の深さ2μmの穴を埋め、さらにそれ以外の平坦郡に、厚さ0.3μmの途布ガラス膜を残し、200℃乾燥窒素中で20分間ペーク後、ウエント酸緊雰囲気中で、200℃に保つた炉中に挿入し、10℃/分の速度で、800℃迄昇風し、

(発明の実施例)

寒焔例 1

第1図(a)は、P型(100)面10Ω·cmのシ リコン基板1上に、1000℃の乾燥酸器中で厚さ 50 nmの駅化膜2を成長させ、さら化化学蒸滑 法 (Chemical Vapor Deposition : C V D 法) により、窒化シリコン膜3 および酸化シリコン膜 7をかのかの厚さ 0.12 μ m および 0.5 μ m /C 堆 **秩し、通常のホトリングラフィによりレジストパ** ターン形成役、該酸化シリコン膜 7をCF4+H2 ガスで、また5 が酸素 (O2)を含有した四弗化 炭素 (C F 。) ガスを用いたプラズマエッチによ り、黒子分離領域となるべき部分4の絃瓷化シリ コン膜3を弁のおの取り除き、さらにCF。ガス を用いたα放プラズマエッチにより、跛シリコン **基板を保さ2μmまでエツチした状態を示す。と** の時の分離傾城4の幅は、0.8 mmであり、また、 該μ波ブラズマエッチによる加工でのサイドエッ ナはほぼOµmである。

第1図向は、骸配化シリコン膜7を弗酸溶液中

800℃で20分間保ち、級密化を行なつて、ポロンガラス(以下BSGと略)層6を形成した状態である。800℃のウエント酸化で級密化を行なり理由性、以下の二点に要約される。

- (1) 塗布ガラスは、アニール配置700℃以上で、 溶鉄がほぼ蒸発し、完全に近いBSG膜に変化 する。
- (2) 溶媒および縮合した時に生ずる水

(nSi(OH)4→(SiO2)=+2nH2Olのアニールによる逃散は、ウェット酸素雰囲気の方が起り高く、乾燥窒素中でアニールすると、厚さ0.4μm以上の塗布ガラス腐は、応力により破級が起る。との応力の原因は、前述の密線、水の膨張の他に、途布ガラス膜のアニールによる体徴収縮(25%)がある。したがつて、ウェット酸素雰囲気、あるいは、P2O6,B2O2
雰囲気等、途布ガラス中の液媒の拡散係数が大きい状態でアニールする必要がある。

ウエント雰囲気中で酸化する事により、880 脱6中のポロンが酸化膜5中を拡散し、基板1中 に拡散されて、テャネルドーブ服 8 が形成される。 酸テャネルドーブ版 8 の存在により、数素子分離 領域 4 のしきい単圧(以下 V TH と略)は、約 2 0 Vとなり、電気的分離を完全に行なり事ができる。

吳施例 2

新 2 図(a)は、n型(100)面、100・cmのシリコン基板11上に厚さ20nmの熱酸化膜12、厚さ50nmのCVD酸化シリコン膜13、厚さ500nmのCVD酸化シリコン膜14とおのおのの地域し、ホトレジスト技術および反応性スパックエッチにより、素子分離領域となるべき
の分に復15を形成した状態である。

第2図(b)は、酸CVD酸化シリコン膜14を弗酸略被中で除去後、イオン打込み法によりと紫(As)を50KeVで7×10^{11cm 2}打込み、乾燥器素中で1000℃、40分間のアニールを行なつた後、乾燥酸案中で950℃、30分間酸化し、厚さ30nmの酸化膜16を成長させ、同時に横15の側壁部分を含む内婆金体に、ヒ紫拡散

900でウェント雰囲気中でアニールして、腐1 の埋込みSiO, 無18かよび第2の埋込み層19 を形成した状態を示す。本典施例のように、多重 塗布を行なうと、より平坦な分離器の埋込みが可能となる。

実施例 3

第3図(a)は、P型(100)面、10Ω・απのシリコン茜板21上に 厚さ20nmの無限化膜22±よび厚さ120nmのCVDシリコン窒化膜23を成長させ、反応性スパンタエッチにより幅0.8μm除さ1μmの溶24を形成し、さらにイオン打込み法によりボロンイオンを25KeVで1×10¹ cm⁻¹打込み、ボロン拡散隙33を形成した状態を示す。

照17を形成した状態を示す。との時、ヒ紫拡散 層が設備15の内懸念体に形成される理由は、ヒ 繋の蒸気圧が1000でで数気圧以上と高いため、 乾燥窒素中でアニールを行なり事により、構15 中に一般透散し、再び内壁に付着して半球体器板 11中に拡散されるためである。ヒ紫を十分に制 御して拡散するためには、胺溝15の内壁のシリ コン無板11上に、自然酸化膿をどのヒ紫拡散を 妨げる腹が存在しない事が必要であり、したがつ て、乾燥窒素中でアニールする前に、鬼酸形核中 等で十分に洗浄し自然酸化腺を除去する。また窒 素中の酸素、および水分の濃度も、数肥以下であ る事が必要である。

第2図(c)は、塗布ガラスたとたはOCD A s-11310 (商品名:東京応化聚)を回転数4000 mでスピン造布し、平坦郵数厚200 nmの強布ガラス族を形成、800でウェント雰囲気中でアニールし、該塗布ガラス族を配化シリコン(SIO₂) に変換し、さらに、非散務液中で200 nmエンチ後、再び、塗布ガラスを5000mで回転塗布し、

滋布ガラスを直接途布しても界面準位密収 (Q・・) の影響を受けないのは、後に述べるよう にウェント酸素中の熱処理により成長する酸化族のため、シリコンーンリコン酸化点界面の Q・・ か1×10¹¹ cm⁻² 以下に低級されるためである。

第3回(c)は、該強布ガラス局25を弗酸溶液中で厚さ0.15μmだけ除去し、再びボロンを100m含有する盗布ガラスを、平坦面の護摩が0.15μmになるように盗布し、ウエット雰囲気中で200℃から60で/mmで昇退し、1000℃で10分間アニールし、第二の盗布ガラス層26を形成した状態を示す。

この1000でのウェント酸化により、強布ガラスとシリコン外面に成投した酸化膜のため、Q・・ は10^{11 cm⁻¹²以下に低級でき、過剰ポロンの拡散 は不受である事がわかつた。またこの拡散により、 第24の内壁にポロン拡散層34が形成される。}

第3四(d)は、該第二の塗布ガラス解26の表面 を弗酸溶液中で0.15μmエンチし、さらに180 でに加熱した熱リン酸中で20分間加熱し、該シ リコン窒化膜23を除去また弗酸稻板中で酸酸化 22を除去し、ゲート酸化膜27チャネルドー ブ菌28、ケート導触体29形成、ソースドレー ン30形成、層間膜31形成、アルミニウム配線 32形成等のブロセスを経て、MOSFET あるい はMOSICを完成した状態を示す。

[発明の効果]

本実施例により受現されたMOSPET は、ハードピーフによるチャネル端の減少を 0.1 μ m また 狭チャネル効果を 0.6 μ m に押える事ができ、 従 米方法の 0.4 μ m および 2.0 μ m に比較して、 1/3以下とする事ができた。


本発明化よる他の効果は、案子分離領域の脳が
0.8μmと狭いにもかかわらず、分離領域のしき
い電圧は、15V以上と、高い他が得られ良好な
米子分離特性が実現できる点にある。この理由は、
ソースドレーン領域の接合深さよりも、案子分離
領域が深く基板中に負入しているため、いわゆる
二次元効果によるしきい電圧の低下が起りにくい
ためである。


以上実施例により詳細に説明した如く、本発明によれば、素子分離領域幅を1μの以下にしても、活性領域幅の減少、終チャネル効果等の素子等性 劣化を伴なわず、かつ分離耐圧も15V以上と、 且好な柔子等性を実現できる。 図面の簡単な説明


第1 図~第3 図は、本発明の実施例を示す工程 図である。

1,11,21…シリコン悲敬、2,12,22,5,16…熱酸化陳、3,13,23…窒化シリコン談、4,15,24…游、6,18,19,25,26…塗布ガラス談、7,14,31…
CVD駅化膜、8,17,33,34,28…チャネルドーブバ、27…ゲート酸化線、29…ゲート海毗体、30…ソースドレーン領域、32…ゲアルミニウム機。

代理人 弁理士 髙篠明夫







		•	•			-
					Ž-s	,
				*	,	:
*)						•
						•
						•
•						
		180				
15						
					*	
	*					
	,		4.			
			4		. 4	
				• 2		
			6.5			
	. 4. 7	•				
			:2:		¥,0	
-	÷					
						(A)
			*			
			4.			
				(*)		